一种超高速数据接口ESD防护芯片及其制造方法

基本信息

申请号 CN201810066545.0 申请日 -
公开(公告)号 CN108461489A 公开(公告)日 2018-08-28
申请公布号 CN108461489A 申请公布日 2018-08-28
分类号 H01L27/02;H01L21/822 分类 基本电气元件;
发明人 薛维平 申请(专利权)人 上海芯石半导体股份有限公司
代理机构 - 代理人 -
地址 201203 上海市浦东新区中国(上海)自由贸易试验区祖冲之路1077号2幢1152-B室
法律状态 -

摘要

摘要 本申请涉及一种超高速数据接口SED芯片及其制造方法。大数据时代,各种高速接口应运而生,目前主流的USB3.0,HDMI2.0,以及未来的USB4.0,HDMI3.0,用以满足天量数据传输,导致对超高速接口的ESD防护提出更高要求,防护芯片的电容要求更低,封装尺寸要求更小,Ipp要求更大,然而芯片尺寸和Ipp是正比关系,目前市面上用双层外延加沟槽工艺,制造的芯片电容值在0.5pF左右,此发明采用超高阻1000Ω.cm的P型单晶衬底,通过叠加串联整流管,可以降低结电容至0.15pF以下,老工艺用到了14次光刻,此发明只用了7次光刻,两个电极均从正面引出,特别适合倒装封装,芯片无需减薄到150um以下,只需减薄到200um,降低了碎片率,省去了外延和沟槽这种复杂难控的工艺,省去了背面金属工艺,更重要的是提升了芯片的有效尺寸,同样的封装Ipp更大了。