基于FPGA的速度滤波器算法

基本信息

申请号 CN202011230924.2 申请日 -
公开(公告)号 CN112379346A 公开(公告)日 2021-02-19
申请公布号 CN112379346A 申请公布日 2021-02-19
分类号 G01S7/41(2006.01)I 分类 测量;测试;
发明人 冯璟;徐卫丰 申请(专利权)人 西安乾景防务技术有限公司
代理机构 西安佩腾特知识产权代理事务所(普通合伙) 代理人 姚敏杰
地址 710077陕西省西安市高新区锦业路135号蓝晓科技园3号楼4层
法律状态 -

摘要

摘要 本发明属于雷达信号处理技术领域,涉及一种基于FPGA的速度滤波器算法,包括以下步骤:1)将滤波器组系数装订在FPGA的片内RAM上;2)雷达回波数据经过脉冲压缩之后,将脉组的数据存储起来,存储完成时触发读操作,按一定地址规则读出数据,并将不同脉冲的相同距离单元放在一起;3)在读取雷达回波数据的同时,将之前存储在RAM中的滤波器组系数依次读出,对应相乘,相乘之后的结果进行累加,累加完N个脉冲即完成一个速度单元滤波,最后将得到M个速度单元的滤波结果,完成速度滤波功能。本发明能够灵活装订滤波器系数,同时滤波器阶数不受限制;在具有FIR滤波器组的优点的同时,能够降低资源需求,易于实现且成本低。