K系列FPGA内部CLB模块定位及通用性配置测试方法

基本信息

申请号 CN201811518304.1 申请日 -
公开(公告)号 CN109655740B 公开(公告)日 2021-07-27
申请公布号 CN109655740B 申请公布日 2021-07-27
分类号 G01R31/3185(2006.01)I 分类 测量;测试;
发明人 王立恒;项宗杰;徐导进 申请(专利权)人 上海精密计量测试研究所
代理机构 上海航天局专利中心 代理人 余岢
地址 201109上海市闵行区元江路3888号
法律状态 -

摘要

摘要 本发明提供K7系列FPGA内部CLB模块定位及通用性配置测试方法,包括:定位FPGA内部所有CLB模块的具体位置;对CLB模块阵列进行左右对等分,每等分中同行CLB模块并行,同列CLB模块串行进行配置,实现CLB资源的全覆盖;对配置的CLB模块阵列进行内建自测试,通过实际输出的数据与预期数据的比较,判断CLB模块阵列是否存在缺陷,若某个CLB模块出现问题,根据输出信号与时钟的对应关系,定位CLB模块出错的具体位置。本发明提供的K7系列FPGA内部CLB模块定位及通用性配置测试方法,实现了所有CLB模块的定位,不用计算“空洞”阵列具体位置,优化了配置程序,实现了最优化的配置次数,配置程序具有通用性,减少了程序重复编写的时间。