一种游标型环形时间数字转换器的延时差测量方法
基本信息
| 申请号 | CN202110262103.5 | 申请日 | - |
| 公开（公告）号 | CN113098482A | 公开（公告）日 | 2021-07-09 |
| 申请公布号 | CN113098482A | 申请公布日 | 2021-07-09 |
| 分类号 | H03K19/0185（2006.01）I | 分类 | 基本电子电路; |
| 发明人 | 李弦;陈振骐 | 申请（专利权）人 | 深圳市纽瑞芯科技有限公司 |
| 代理机构 | 北京清亦华知识产权代理事务所（普通合伙） | 代理人 | 廖元秋 |
| 地址 | 518000广东省深圳市龙岗区坂田街道天安云谷3栋B座2603 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明涉及一种游标型环形时间数字转换器的延时差测量方法，属于时间数字转换器电路技术领域，该方法包括：对两边沿输入信号进行领先滞后判定，首先开启环形慢延时链，环形慢延时链的其中一位输出SDx被计数圈数；之后开启环形快延时链，环形快延时链的其中一位输出FDx被计数；边沿FDx（k）通过D触发器抓取节点边沿SDx（k）的电压状态Qx（k）；数据读取模块依次循环抓取各节点数据Qx（k），当Qn（k）不等于Q1（1）时，得到游标残余量（ts‑tf）*n*NFlap+（ts‑tf）*Ddec+（1‑Q1（1））*0.5n*ts；输出STOP信号关断两个环形延时链，圈数计数模块保持此刻的圈数信息NSlap和NFlap；最终延时差结果表达式为：Delta＝ts*n*NSlap+（ts‑tf）*n*NFlap+（ts‑tf）*Ddec+（1‑Q1（1））*0.5n*ts。本发明可以在付出较小的成本和功耗代价的前提下，将游标型环形TDC的传统转换速度提高一倍。 |
