一种集成电路测试中site的管控方法及系统

基本信息

申请号 CN202011337891.1 申请日 -
公开(公告)号 CN112462233A 公开(公告)日 2021-03-09
申请公布号 CN112462233A 申请公布日 2021-03-09
分类号 G01R31/28(2006.01)I;G06F17/18(2006.01)I 分类 测量;测试;
发明人 周乃新 申请(专利权)人 北京确安科技股份有限公司
代理机构 北京轻创知识产权代理有限公司 代理人 冯瑛琪
地址 100094北京市海淀区永丰基地丰贤中路7号孵化楼A楼二层
法律状态 -

摘要

摘要 本发明公开了一种集成电路测试中site的管控方法及系统,涉及集成电路领域。该方法包括:步骤1,获取bin值排序文件;步骤2,统计集成电路并行测试中每个bin值在不同site下出现的个数,生成统计表;步骤3,根据所述bin值排序文件,对统计表中不符合要求的数据进行剔除,生成优化后的统计表;步骤4,根据优化后的统计表计算bin值百分比;步骤5,根据所述bin值百分比判断site是否可控。本发明能够解决统计百分比时仍然以site总Die数或晶圆总Die数作为基数计算某个bin的百分比,则会导致统计数据失真的问题,达到减少site间差误判漏判问题,提高了生产管控能力,及时发现测试过程趋势性问题,避免了客户损失的效果。