一种检查芯片供电网络设计缺陷的方法
基本信息
| 申请号 | CN202110670176.8 | 申请日 | - |
| 公开（公告）号 | CN113283201A | 公开（公告）日 | 2021-08-20 |
| 申请公布号 | CN113283201A | 申请公布日 | 2021-08-20 |
| 分类号 | G06F30/33;G06F30/392;G06F30/394;G06F115/02 | 分类 | 计算；推算；计数; |
| 发明人 | 商振;蒋文超;邓莲芸 | 申请（专利权）人 | 世芯电子（上海）有限公司 |
| 代理机构 | 无锡市汇诚永信专利代理事务所（普通合伙） | 代理人 | 曹慧萍 |
| 地址 | 200030 上海市徐汇区龙华中路596号A楼11楼 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了一种检查芯片供电网络设计缺陷的方法，其可降低电源网络分析过程复杂度，可节约分析时间和服务器资源，同时可提高电源网络分析效率，将该方法应用于芯片设计后端的物理版图验证前期，方法包括：基于项目数据，总结获取芯片中每种功能模块对应的功耗分布阵列，将功耗分布阵列中的功耗求和，获取相应功能模块的统计总功耗，计算裕量，在芯片设计前端，仿真获取当前项目寄存器传输级仿真功耗，计算比例系数，为当前项目门极仿真功耗增加裕量，计算当前项目门极仿真功耗阵列，对当前项目门极仿真功耗阵列进行分析，获取分析结果，根据分析结果，对芯片中薄弱区域重新进行设计。 |
