一种集成电路测试结构及其形成方法
基本信息
| 申请号 | CN201610757309.4 | 申请日 | - |
| 公开（公告）号 | CN106340466B | 公开（公告）日 | 2019-09-17 |
| 申请公布号 | CN106340466B | 申请公布日 | 2019-09-17 |
| 分类号 | H01L21/66（2006.01）I; H01L23/544（2006.01）I; H01L27/02（2006.01）I | 分类 | 基本电气元件; |
| 发明人 | 张为凤 | 申请（专利权）人 | 深圳天通信息科技有限公司 |
| 代理机构 | 北京艾皮专利代理有限公司 | 代理人 | 冯铁惠 |
| 地址 | 518000 广东省深圳市南山区粤海街道高新区社区高新南九道51号航空航天大厦1号楼602 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明提供了一种集成电路测试结构，其特征在于，包括：衬底；形成于所述衬底的上表面上的分立的多个半导体器件；设置于所述多个半导体器件之间的、位于所述衬底内的多个沟槽，每个所述多个沟槽横截面呈U型，具有俯视呈矩形的开口、邻近所述多个半导体器件的相对的两个侧面和位于沟槽底部的底面；设置在所述侧面上的相对的两个电极板层；填充在所述多个沟槽并位于所述电极板层上的沟槽隔离材料。 |
