FPGA集成电路基于布局的高扇出线网优化方法和优化系统专利查询专利号|摘要-满商公司网

FPGA集成电路基于布局的高扇出线网优化方法和优化系统

基本信息

申请号	CN202111388741.8	申请日	-
公开（公告）号	CN114036886A	公开（公告）日	2022-02-11
申请公布号	CN114036886A	申请公布日	2022-02-11
分类号	G06F30/347（2020.01）I	分类	计算；推算；计数;
发明人	王钦克	申请（专利权）人	上海安路信息科技股份有限公司
代理机构	北京成创同维知识产权代理有限公司	代理人	蔡纯;刘静
地址	200434上海市虹口区纪念路500号5幢202室
法律状态	-

摘要

本公开提供一种FPGA集成电路基于布局的高扇出线网优化方法和系统，每个线网包括连接在一个驱动器件和多个输出器件之间的多条连接线，优化方法包括：在多条连接线的输出端分别标记时序关键度；为每个时序关键度分别设定群集控制参数；获取线网的时序关键度并根据群集控制参数判断其是否为需要拆分的高扇出线网；对需要拆分的线网采用聚簇算法根据群集控制参数将多个输出器件拆分为多个群集；基于驱动器件复制多个副本，将其分配给多个群集作为其中的驱动器件。该优化方法和系统定义了时序关键度并据此设置群集控制参数，基于这些参数拆分线网，群集内部的关联度高，器件传输性能提升，算法精准快速，提高拆分效率并降低成本，简化了线网布局。