用以提升集成电路设计的时序性能的方法及数据处理系统
基本信息
| 申请号 | CN201710482037.6 | 申请日 | - |
| 公开（公告）号 | CN107203676B | 公开（公告）日 | 2022-02-25 |
| 申请公布号 | CN107203676B | 申请公布日 | 2022-02-25 |
| 分类号 | G06F30/3315（2020.01）I | 分类 | 计算；推算；计数; |
| 发明人 | 耿保林;林哲民;李翊;李冰 | 申请（专利权）人 | 格兰菲智能科技有限公司 |
| 代理机构 | 北京林达刘知识产权代理事务所（普通合伙） | 代理人 | 刘新宇 |
| 地址 | 201203 上海市浦东新区中国（上海）自由贸易试验区金科路2557号201室 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 一种用以提升集成电路设计的时序性能的方法及数据处理系统，该用以提升一集成电路设计的时序性能的方法包括：设定关于时序性能的多个既定参数及其对应参考指标；取得关于集成电路设计的一时序分析报告，其中集成电路设计包括多个路径且时序分析报告包括每一路径的一时序信息；根据时序信息，从路径中决定至少一关键路径；撷取至少一关键路径的既定参数的多个参数值，并根据参数值与对应参考指标，决定多个异常参数；根据异常参数，产生一诊断结果；以及根据诊断结果，产生一优化建议信息，从而根据优化建议信息提升至少一关键路径的时序性能。 |
