一种多层打线封装的三维模型识别及构建方法
基本信息
| 申请号 | CN202111366138.X | 申请日 | - |
| 公开（公告）号 | CN114299223A | 公开（公告）日 | 2022-04-08 |
| 申请公布号 | CN114299223A | 申请公布日 | 2022-04-08 |
| 分类号 | G06T17/00（2006.01）I;G06F30/20（2020.01）I;G06F113/18（2020.01）N | 分类 | 计算；推算；计数; |
| 发明人 | 栾志雨 | 申请（专利权）人 | 芯瑞微（上海）电子科技有限公司 |
| 代理机构 | 大连大工智讯专利代理事务所（特殊普通合伙） | 代理人 | 崔雪 |
| 地址 | 201306上海市浦东新区环湖西二路888号C楼 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明涉及芯片封装技术领域，提供一种多层打线封装的三维模型识别及构建方法，包括：步骤1，构建包含打线封装参数的打线信息文件，其中，所述打线封装参数包括打线名称、打线层次、打线材料、打线方向、打线直径、打线弧高、芯片高度、芯片侧角、终点倾角、起始层、终止层、起点坐标、终点坐标；步骤2，依次定义每一条高速信号线的打线信息文件；步骤3，根据打线信息文件，进行建模。本发明能够正确识别多层打线的弧高、位置等信息，进而利用这些信息进行三维模型构建。 |
