一种基于RISC-V的用于直接跳转的预编码设计方法及系统
基本信息
| 申请号 | CN202111493024.1 | 申请日 | - |
| 公开（公告）号 | CN114035850A | 公开（公告）日 | 2022-02-11 |
| 申请公布号 | CN114035850A | 申请公布日 | 2022-02-11 |
| 分类号 | G06F9/38（2006.01）I | 分类 | 计算；推算；计数; |
| 发明人 | 张然;王飞;姜志颖 | 申请（专利权）人 | 苏州睿芯集成电路科技有限公司 |
| 代理机构 | 北京科龙寰宇知识产权代理有限责任公司 | 代理人 | 孙皓晨 |
| 地址 | 215123江苏省苏州市苏州工业园区星湖街328号创意产业园11-303 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开一种基于RISC‑V的用于直接跳转的预编码设计方法及系统，包括如下步骤：步骤S1：访问高速指令cache；步骤S2：判断cache是否命中，如果“是”，进入步骤S3，如果“否”，进入步骤S4；步骤S3：对指令进行decode，并拿到分支指令地址；步骤S4：访问低速cache，或者低速磁盘；步骤S5：对直接跳转分支进行预编码；步骤S6：将处理过的指令回填。本发明相比之下可以节约1个cycle的bubble。 |
