一种用于降低多核处理器加载延时的方法、系统及装置
基本信息
| 申请号 | CN202111122610.5 | 申请日 | - |
| 公开（公告）号 | CN113835673A | 公开（公告）日 | 2021-12-24 |
| 申请公布号 | CN113835673A | 申请公布日 | 2021-12-24 |
| 分类号 | G06F5/06（2006.01）I;G06F9/38（2006.01）I;G06F9/4401（2018.01）I;G06F9/54（2006.01）I | 分类 | 计算；推算；计数; |
| 发明人 | 韩新辉;王飞 | 申请（专利权）人 | 苏州睿芯集成电路科技有限公司 |
| 代理机构 | 北京科龙寰宇知识产权代理有限责任公司 | 代理人 | 孙皓晨 |
| 地址 | 215125江苏省苏州市中国（江苏）自由贸易试验区苏州片区苏州工业园区星湖街328号创意产业园6-9F-203工位（集群登记） | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明提供了一种用于降低多核处理器加载延时的方法、系统及装置，该方法包括：在多核CPU架构中设置TPHB区域，所述TPHB区域是一个缓冲存储区；当CPU请求与其他请求仲裁标签流水线获胜，并命中缓存后，参与数据流水线仲裁，若CPU请求参与所述数据流水线仲裁失败，则将CPU请求导入所述TPHB区域，继续参与数据流水线仲裁；直至CPU请求在参与数据流水线仲裁中获胜，访问数据存储器，并返回相应的数据，完成加载。本方案能够有效提升针对加载的数据处理效率，实现简便，不增加额外的硬件资源消耗。 |
