串并转换对齐电路及方法
基本信息
| 申请号 | CN202110703657.4 | 申请日 | - |
| 公开（公告）号 | CN113364468A | 公开（公告）日 | 2021-09-07 |
| 申请公布号 | CN113364468A | 申请公布日 | 2021-09-07 |
| 分类号 | H03M9/00（2006.01）I | 分类 | 基本电子电路; |
| 发明人 | 周航;吴召雷;范方平;王永辉 | 申请（专利权）人 | 成都纳能微电子有限公司 |
| 代理机构 | 成都百川兴盛知识产权代理有限公司 | 代理人 | 王云春;夏晓明 |
| 地址 | 610041四川省成都市中国（四川）自由贸易试验区成都高新区益州大道中段1800号1栋7层704号 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本申请公开一种串并转换对齐电路及方法，包括：串并转换模块，其用于响应于第一时钟信号将串行数据接收，响应于第二时钟信号将所接收的串行数据转换成并行数据，其中，所转换成的并行数据的位数为N位，N为正整数；逻辑判断模块，其用于当所转换成的并行数据的所有位数中至少一位的电平与对齐码型的对应位数的电平不相同时生成对齐指示信号，其中，对齐码型是指用于与并行数据对齐的特征码型；时钟生成模块，其用于收到对齐指示信号时将所述第一时钟信号进行N+1分频生成所述第二时钟信号。它能减小功耗和版图资源。 |
