一种超低相噪铷钟
基本信息
| 申请号 | CN202022588647.4 | 申请日 | - |
| 公开（公告）号 | CN213521852U | 公开（公告）日 | 2021-06-22 |
| 申请公布号 | CN213521852U | 申请公布日 | 2021-06-22 |
| 分类号 | H03L7/26（2006.01）I | 分类 | 基本电子电路; |
| 发明人 | 王财政;严锋;严明 | 申请（专利权）人 | 深圳市儒科电子有限公司 |
| 代理机构 | 深圳市徽正知识产权代理有限公司 | 代理人 | 卢杏艳 |
| 地址 | 518000广东省深圳市南山区西丽街道西丽社区兴科一街万科云城一期七栋B座803研发用房 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本实用新型公开了一种超低相噪铷钟，包括缓冲器，控制单元，模拟锁相环，铷钟和噪声处理单元，所述缓冲器连接控制单元，用于接收外参考输入信号并传输给控制单元，外参考输入信号在控制单元中进行鉴相，控制单元接收铷钟传输的铷钟频率，并根据实时鉴相值和铷钟频率计算外参考输入信号与铷钟频率的频率差，实时调节铷钟频率，铷钟频率经模拟锁相环处理后输出标准频率信号，标准频率信号经噪声处理单元处理后输出三路频率信号。本实用新型通过调节模拟锁相环环路带宽，可实现低相噪频率输出。 |
