一种基于FPGA和MBS架构的spacewire总线控制器
基本信息
申请号 | CN202111143006.0 | 申请日 | - |
公开(公告)号 | CN113760801A | 公开(公告)日 | 2021-12-07 |
申请公布号 | CN113760801A | 申请公布日 | 2021-12-07 |
分类号 | G06F13/38(2006.01)I;G06F13/40(2006.01)I;G06F13/42(2006.01)I | 分类 | 计算;推算;计数; |
发明人 | 陈润娜;薛时凯;戴春泉;邵志阳;权衡 | 申请(专利权)人 | 理工雷科电子(西安)有限公司 |
代理机构 | 西安合创非凡知识产权代理事务所(普通合伙) | 代理人 | 马英 |
地址 | 710003陕西省西安市高新区西太路526号信息产业园二期4号楼B4-01 | ||
法律状态 | - |
摘要
摘要 | 本发明涉及了一种基于FPGA和MBS架构的spacewire总线控制器,由MBS实现上层控制,FPGA搭建底层逻辑。采用FPGA搭建不同的寄存器读写电路,通过HOCI底层接口逻辑和COMI底层接口逻辑实现对spacewire接口芯片BM4802的读写控制。本控制器的底层逻辑由FPGA搭建,简化了MBS的使用,也能使底层驱动更加灵活的适应各种应用场景,且对HOCI接口和COMI接口不区分使用方法,MBS可直接发送命令,增加了底层驱动可读性与复用性;COMI底层接口逻辑里增加了大容量双口RAM,减少了板卡上的RAM缓存,使硬件更加简洁的同时减小了成本。同时FPGA+MBS的结合使得HOCI接口具备了COMI接口的一部分特性,当使用HOCI接口读写数据时,MBS只需发一次命令,由FPGA解析可循环去读写BM4802的FIFO,极大程度的提高了HOCI接口的传输速率。 |
