一种降低数字预失真中ADC采样速率的方法及装置
基本信息
| 申请号 | CN201410573047.7 | 申请日 | - |
| 公开（公告）号 | CN104320095B | 公开（公告）日 | 2017-09-22 |
| 申请公布号 | CN104320095B | 申请公布日 | 2017-09-22 |
| 分类号 | H03F3/20(2006.01)I;H03F3/189(2006.01)I;H03F1/32(2006.01)I | 分类 | 基本电子电路; |
| 发明人 | 王宗浩;陈文华;苏公喆 | 申请（专利权）人 | 优镓科技（北京）有限公司 |
| 代理机构 | 北京清亦华知识产权代理事务所（普通合伙） | 代理人 | 张大威 |
| 地址 | 100084 北京市海淀区100084-82信箱 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明提出了一种降低数字预失真中ADC采样速率的方法及装置，所述方法包括如下步骤：采用平移输入方式将功率放大器的输入信号与输出信号进行时间对齐；通过正向模型估计出所述功率放大器的正向模型参数；根据估计得到的正向模型参数，估计所述功率放大器的满采样率输出信号；根据估计得到的所述功率放大器的输出信号和实际功率放大器输入信号建立逆向模型，估计出预失真器的参数；将所述预失真参数复制到预失真器以进行数字预失真处理。本发明大幅度了降低设备对高速ADC的需求。 |
