兼容SM4和AES算法S盒的实现方法和电路模块
基本信息
申请号 | CN202110774994.2 | 申请日 | - |
公开(公告)号 | CN113507357A | 公开(公告)日 | 2021-10-15 |
申请公布号 | CN113507357A | 申请公布日 | 2021-10-15 |
分类号 | H04L9/06(2006.01)I | 分类 | 电通信技术; |
发明人 | 朱敏 | 申请(专利权)人 | 无锡沐创集成电路设计有限公司 |
代理机构 | 苏州华博知识产权代理有限公司 | 代理人 | 杨敏 |
地址 | 214000江苏省无锡市滨湖区建筑西路777号A3幢7层703 | ||
法律状态 | - |
摘要
摘要 | 本发明提供一种兼容SM4和AES算法S盒的实现方法和电路模块。该实现方法包括:设计获得用于SM4和AES算法共享的辅助S盒S辅助(x)=A1·x1+aSM4;将输入数据x分成两路:第一路输入数据x和第二路输入数据x,其中,第一路输入数据x先进行线性变换TSM4(x)=A·x+a,并随后将经线性变换的数据TSM4(x)进行辅助S盒运算S辅助(x)=SSM4(x)TSM4(x),从而获得SM4的S盒S1(x)=A1(A·x+a)AES辅助+aSM4,第二路输入数据x直接进行辅助S盒运算S1(x)=A1·x1+aSM4,随后将经辅助S盒运算的数据S1(x)进行线性变换T1(x)=Bx+b,从而获得AES的S盒S1(x)=B1x1+b1,其中,B=BA,b=Ba。本发明只需要两个线性变换和一个“辅助S盒”就可以同时得到AES和SM4的S盒,节省了芯片实现的面积,实现方式更简单,时序和性能更优。 |
