基于FPGA的高速并行DDC及FIR滤波处理方法
基本信息
| 申请号 | CN202110268821.3 | 申请日 | - |
| 公开（公告）号 | CN113114166A | 公开（公告）日 | 2021-07-13 |
| 申请公布号 | CN113114166A | 申请公布日 | 2021-07-13 |
| 分类号 | H03H17/00（2006.01）I | 分类 | 基本电子电路; |
| 发明人 | 余华章 | 申请（专利权）人 | 成都辰天信息科技有限公司 |
| 代理机构 | 广州市越秀区哲力专利商标事务所（普通合伙） | 代理人 | 孙柳 |
| 地址 | 610000四川省成都市金牛区环交大智慧城二环路北一段111号西南交通大学创新大厦1403-6房间 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了基于FPGA的高速并行DDC及FIR滤波处理方法，包括输入信号并根据输入信号的数据采样率设定并行路数M；然后根据并行路数M将输入信号按照每M个采样点进行依次采样划分为M个输入分信号，然后对每个输入分信号进行数字下变频后生成对应的第一中间信号、中间信号；再通过FIR滤波器对第一中间信号或第二中间信号进行滤波处理生成对应的四个输出分信号；其中，每个输出分信号的数据采样率、输入分信号、第一中间信号以及第二中间信号的数据采样率均为输入信号的1/M。本发明通过设计并行的架构来实现FPGA处理器无法对高速的数据采样率的数据信号进行处理的问题。 |
