基于FPGA的DDR3多端口读写存储管理方法
基本信息
| 申请号 | CN202010893761.X | 申请日 | - |
| 公开（公告）号 | CN112052205A | 公开（公告）日 | 2020-12-08 |
| 申请公布号 | CN112052205A | 申请公布日 | 2020-12-08 |
| 分类号 | G06F13/16(2006.01)I;G06F3/06(2006.01)I | 分类 | 计算；推算；计数; |
| 发明人 | 陈斌;齐银锋;杨才明;陈建平;金乃正;金军;朱玛;陶涛;李勇;张琦;顾建;李康毅;崔泓;周剑峰;董长征;谢永海;许晓飚 | 申请（专利权）人 | 浙江双成电气有限公司 |
| 代理机构 | 杭州华鼎知识产权代理事务所（普通合伙） | 代理人 | 浙江双成电气有限公司;绍兴建元电力集团有限公司;国网浙江省电力有限公司绍兴供电公司;杭州晨晓科技股份有限公司 |
| 地址 | 312000浙江省绍兴市袍江工业区袍中南路3号 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明涉及存储领域，尤其涉及一种基于FPGA的DDR3多端口读写存储管理方法，包括：采用BANK轮询的方式从多个队列请求中仲裁出一个用户请求命令；根据要求将仲裁出来的用户请求命令切割成多个子命令；子命令信息提取以及转换并翻译成可执行的命令格式；将待写数据送入写数据缓存；根据用户接口读命令请求，将存储的数据回送用户接口。本发明基于DDR芯片的BANK轮询机制既提高了DDR芯片的读写效率，又解决了多端口读写同一片DDR芯片冲突问题，极大的提高DDR芯片的工作效率。 |
