含多芯片封装结构的芯片排列布线方法、装置及电子设备
基本信息

| 申请号 | CN202010208366.3 | 申请日 | - |
| 公开(公告)号 | CN111354718A | 公开(公告)日 | 2020-06-30 |
| 申请公布号 | CN111354718A | 申请公布日 | 2020-06-30 |
| 分类号 | H01L25/07(2006.01)I | 分类 | - |
| 发明人 | 姚大平 | 申请(专利权)人 | 江苏中科智芯集成科技有限公司 |
| 代理机构 | 北京三聚阳光知识产权代理有限公司 | 代理人 | 江苏中科智芯集成科技有限公司 |
| 地址 | 221000江苏省徐州市经济技术开发区软件园E1栋904室 | ||
| 法律状态 | - | ||
摘要

| 摘要 | 本发明公开了一种含多芯片封装结构的芯片排列布线方法、装置及电子设备,该方法包括:获取待封装的每颗芯片的关键信号引脚的位置信息以及关键信号引脚之间的导电互连信息;根据位置信息和导电互连信息对多颗芯片进行排布,使封装结构内各芯片的关键信号引脚之间的导电互连距离的总值最小。通过施行该方法,能够使各芯片之间需要导电互连的关键信号引脚之间的总的互连导线最短,也即,能够使封装结构内芯片之间传输的关键信号的损耗最小,使封装结构能够满足高性能封装的要求。 |





