MRAM阵列的测试电路
基本信息
| 申请号 | CN201910663110.9 | 申请日 | - |
| 公开（公告）号 | CN112259153B | 公开（公告）日 | 2022-06-24 |
| 申请公布号 | CN112259153B | 申请公布日 | 2022-06-24 |
| 分类号 | G11C29/56 | 分类 | 信息存储; |
| 发明人 | 熊保玉;刘少鹏;何世坤 | 申请（专利权）人 | 中电海康集团有限公司 |
| 代理机构 | 北京兰亭信通知识产权代理有限公司 | 代理人 | 孙峰芳 |
| 地址 | 311121 浙江省杭州市余杭区文一西路1500号1幢311室 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明提供一种MRAM阵列的测试电路，包括：字线译码器、行选择器以及测试阵列，所述测试阵列的其中一列为测试列，所述测试阵列的全部行以每两行为一组合行，所述测试列上的位于每个组合行的第一行上的存储单元为测试单元，所述测试单元的MTJ底电极连接至所在组合行的第二行的字线，该字线作为测试信号线输出测试信号，其中，所述字线译码器，用于根据输入的地址信号，选中所述测试阵列的其中一组合行的第一行的字线，该字线在选中后被拉高；所述行选择器，用于根据所述字线译码器的选择结果，将选中的组合行的第二行的字线选择连接至测试信号端。本发明能够对MRAM阵列中的其中一列上的多个存储单元进行参数测试。 |
