MRAM阵列的测试电路

基本信息

申请号 2019106622415 申请日 -
公开(公告)号 CN112259152A 公开(公告)日 2021-01-22
申请公布号 CN112259152A 申请公布日 2021-01-22
分类号 G11C29/56(2006.01)I 分类 信息存储;
发明人 熊保玉;刘少鹏;何世坤 申请(专利权)人 中电海康集团有限公司
代理机构 北京兰亭信通知识产权代理有限公司 代理人 孙峰芳
地址 311121浙江省杭州市余杭区文一西路1500号1幢311室
法律状态 -

摘要

摘要 本发明提供一种MRAM阵列的测试电路,包括:列译码器、列选择器、字线译码器、行选择器以及测试阵列,测试阵列的一条对角线上的存储单元为测试单元,所述测试单元的MTJ底电极连接至晶体管漏极,且所述测试单元的MTJ底电极连接至所述测试单元所在行的的测试信号线,除所述测试单元以外的存储单元的MTJ底电极与晶体管漏极处于断开状态,且MTJ底电极和晶体管漏极浮空;通过列译码器和列选择器,将位线信号端和源线信号端选择连接至测试单元所在列的位线和源线;通过字线译码器和行选择器,将测试单元所在行的测试信号线选择连接至测试信号端。本发明能够对MRAM阵列中的一条对角线上的多个存储单元进行参数测试。