MRAM阵列的测试电路
基本信息
| 申请号 | CN201910662234.5 | 申请日 | - |
| 公开（公告）号 | CN112259151B | 公开（公告）日 | 2022-06-24 |
| 申请公布号 | CN112259151B | 申请公布日 | 2022-06-24 |
| 分类号 | G11C29/56 | 分类 | 信息存储; |
| 发明人 | 熊保玉;刘少鹏;何世坤 | 申请（专利权）人 | 中电海康集团有限公司 |
| 代理机构 | 北京兰亭信通知识产权代理有限公司 | 代理人 | 孙峰芳 |
| 地址 | 311121 浙江省杭州市余杭区文一西路1500号1幢311室 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明提供一种MRAM阵列的测试电路，包括：列译码器、列选择器以及测试阵列，所述测试阵列的其中一行为测试行，所述测试阵列的全部列以每两列为一组合列，所述测试行上的位于每个组合列的第一列上的存储单元为测试单元，所述测试单元的MTJ底电极连接至所在组合列的第二列的源线，该源线作为测试信号线输出测试信号，其中，所述列译码器，用于根据输入的地址信号，输出列选择线信号；所述列选择器，用于根据列选择线信号，将位线信号端、源线信号端以及测试信号端选择连接至所述测试阵列的其中一组合列的第一列的位线、第一列的源线以及第二列的源线。本发明能够对MRAM阵列中的其中一行上的多个存储单元进行参数测试。 |
