一种高干扰组件的系统级封装方法、结构及分离阵列结构
基本信息
| 申请号 | CN201610312645.8 | 申请日 | - |
| 公开（公告）号 | CN107369653A | 公开（公告）日 | 2017-11-21 |
| 申请公布号 | CN107369653A | 申请公布日 | 2017-11-21 |
| 分类号 | H01L23/31(2006.01)I;H01L23/552(2006.01)I;H01L21/768(2006.01)I;H01L23/52(2006.01)I | 分类 | 基本电气元件; |
| 发明人 | 萧建成 | 申请（专利权）人 | 中电网（北京）电子科技发展有限公司 |
| 代理机构 | - | 代理人 | - |
| 地址 | 100080 北京市海淀区北四环西路67号大地科技大厦1218室 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了一种高干扰组件的系统级封装方法及其封装结构。其中，所述系统级封装方法包括：将组件的电感器和/或天线分离，整合设置为包含多个电感器和/或天线元件的分离阵列；通过低温装配工艺制造所述分离阵列的裸片；依据预设的制程，进行系统级封装。通过独立的分隔IC中的高干扰组件，采用分离阵列的设置，将其设置于单独的裸片中，能够很好的降低生产成本，提供更好的可靠性能。而且，由于占位面积减少，使得最终的封装产品得以小型化，为进一步的集成装配提供了空间。 |
