一种系统级封装方法及其封装单元
基本信息
| 申请号 | CN201610312642.4 | 申请日 | - |
| 公开（公告）号 | CN107369652A | 公开（公告）日 | 2017-11-21 |
| 申请公布号 | CN107369652A | 申请公布日 | 2017-11-21 |
| 分类号 | H01L21/98(2006.01)I;H01L25/16(2006.01)I | 分类 | 基本电气元件; |
| 发明人 | 萧建成 | 申请（专利权）人 | 中电网（北京）电子科技发展有限公司 |
| 代理机构 | - | 代理人 | - |
| 地址 | 100080 北京市海淀区北四环西路67号大地科技大厦1218室 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了一种系统级封装方法及其封装单元。其中，所述系统级封装方法包括：将高干扰元件及外围电路元件独立设置，形成电容电阻阵列；通过预定的封装方式，形成若干种确优芯片；堆叠所述电容电阻阵列以及所述确优芯片，形成3D堆叠裸片；将所述3D堆叠裸片与多芯片封装单元与多芯片模组组成至一个系统级封装单元中。将大容量电容、电阻或电感等的高干扰元件及外围电路元件独立设置，成为3D堆叠裸片中的独立的一层，在SIP过程中能够简化布局和提升抗干扰设计，有效的节省了空间，提高了性能。 |
