一种降低外延片堆垛层错缺陷的外延方法及其应用
基本信息
| 申请号 | CN202010439296.2 | 申请日 | - |
| 公开（公告）号 | CN111681947A | 公开（公告）日 | 2020-09-18 |
| 申请公布号 | CN111681947A | 申请公布日 | 2020-09-18 |
| 分类号 | H01L21/02(2006.01)I | 分类 | 基本电气元件; |
| 发明人 | 李云廷;冯禹;姚晓杰;孔令沂 | 申请（专利权）人 | 广东天域半导体股份有限公司 |
| 代理机构 | 广东莞信律师事务所 | 代理人 | 东莞市天域半导体科技有限公司 |
| 地址 | 523000广东省东莞市松山湖北部工业城工业北一路5号二楼办公楼 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了一种降低外延片堆垛层错缺陷的外延方法，包括以下步骤：S1、将衬底放置于反应室内的生长位置；S2、向反应室内通入氢气，升温，在氢气氛围下刻蚀10～20min；S3、向反应室内通入乙烯和三氯氢硅气体直到C/Si比值为0.9～1.2，低速生长第一外延缓冲层；S4、向反应室内继续通入乙烯及三氯氢硅气体直到C/Si比值为0.6～0.9，低速生长第二外延缓冲层；S5、停止向反应室内通入乙烯和三氯氢硅，并降温，在氢气氛围下刻蚀4～10min；S6、逐渐增加乙烯和三氯氢硅的流量直到C/Si比值为1.0～1.2，高速生长外延层，形成外延片；S7、降低反应室温度，取出外延片并进行检测、清洗和封装。 |
