一种GPU缓存子系统互联的数字电路设计方法
基本信息
| 申请号 | CN202110626551.9 | 申请日 | - |
| 公开（公告）号 | CN113435153A | 公开（公告）日 | 2021-09-24 |
| 申请公布号 | CN113435153A | 申请公布日 | 2021-09-24 |
| 分类号 | G06F30/337（2020.01）I | 分类 | 计算；推算；计数; |
| 发明人 | 王俊 | 申请（专利权）人 | 上海天数智芯半导体有限公司 |
| 代理机构 | 南京钟山专利代理有限公司 | 代理人 | 戴朝荣 |
| 地址 | 201114上海市闵行区陈行公路2388号3幢101-5室 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了一种GPU缓存子系统互联的数字电路设计方法，包括划分GPU的设备内存地址；设置区域内独立的交叉通路，该交叉通路连接该区域的包含L1缓存片的计算核心作为请求发起方，该区域的L2缓存片作为请求接收方；设置区域内L2缓存片的缓存方式；连接区域内L2缓存片与设备内存及其内存控制器；设置区域内的原始拥有者缓存，负责其区域内设备内存地址的初次读取和最终写回；将本区域的每个L2缓存片和另一半区域的一个L2缓存片组成镜像L2缓存片组。本发明可节省芯片走线面积，缩短平均访问延时，提高运算核心访问缓存数据的效率，支持在硬件层面完成不同缓存层级间的数据共享和同步的处理。 |
