一种高效处理GPU片内和片间缓存一致性的数字电路设计方法
基本信息
| 申请号 | CN202110680159.2 | 申请日 | - |
| 公开（公告）号 | CN113687955A | 公开（公告）日 | 2021-11-23 |
| 申请公布号 | CN113687955A | 申请公布日 | 2021-11-23 |
| 分类号 | G06F9/54 | 分类 | 计算；推算；计数; |
| 发明人 | 王俊 | 申请（专利权）人 | 上海天数智芯半导体有限公司 |
| 代理机构 | 南京钟山专利代理有限公司 | 代理人 | 戴朝荣 |
| 地址 | 201114 上海市闵行区陈行公路2388号3幢101-5室 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了一种高效处理GPU片内和片间缓存一致性的数字电路设计方法，包括：步骤1：划分地址区域并增加PGL2，实现GPU的缓存一致性具有可扩展性；步骤2：当GPU规模增大或需要支持片间GPU互联或更多片间GPU互联时，同等增加区域和PGL2，实现缓存一致性。本发明通过划分区域，添加的代理PGL2，及互联的数字逻辑电路，仅在第一次跨区域读取和写回时需要发生交互，避免了上述场景反复来回交互的情况，缩短了该场景下的一致性交互时间，减少了数据的流动，提高了完成硬件一致性的效率。 |
