用于制造具有分裂栅极结构的功率半导体器件的方法
基本信息
申请号 | CN202011223885.3 | 申请日 | - |
公开(公告)号 | CN114446791A | 公开(公告)日 | 2022-05-06 |
申请公布号 | CN114446791A | 申请公布日 | 2022-05-06 |
分类号 | H01L21/336(2006.01)I;H01L29/40(2006.01)I;H01L29/423(2006.01)I | 分类 | 基本电气元件; |
发明人 | 何志;保罗·奥尔甘蒂尼;马哈茂德·谢哈布·穆罕默德·艾尔-萨迪;亚历山德罗·蒙塔格纳;安俊杰 | 申请(专利权)人 | 无锡锡产微芯半导体有限公司 |
代理机构 | 北京允天律师事务所 | 代理人 | 李建航 |
地址 | 214028江苏省无锡市新吴区菱湖大道200号中国传感网国际创新园E1-10层 | ||
法律状态 | - |
摘要
摘要 | 制造具有分裂栅极结构的功率半导体器件的方法,提供:在衬底上形成单或多层外延层;形成穿过外延层的沟槽,其从外延层顶表面沿横向于顶表面竖直方向延伸;用电介质区域和导电屏蔽板元件填充沟槽,屏蔽板元件包括从下面的电介质区域突出的上部分和向内竖直于电介质区域延伸的底部分;氧化屏蔽板元件的上部分以在外延层的顶表面处在沟槽中形成隔离区域,屏蔽板元件的底部分限定分裂栅极结构底部;在沟槽内表面上在相同沟槽上部处,在电介质区域上方形成栅极氧化物区域;横向于分离区域形成分裂栅极结构的顶栅部分,其填充外延层顶表面处的沟槽。该方法提供在形成栅极氧化物区域前始于屏蔽板元件上部分形成牺牲氧化物区域及后续蚀刻牺牲氧化物区域。 |
