利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法
基本信息
| 申请号 | CN201711256788.2 | 申请日 | - |
| 公开（公告）号 | CN108021749B | 公开（公告）日 | 2021-08-06 |
| 申请公布号 | CN108021749B | 申请公布日 | 2021-08-06 |
| 分类号 | G06F30/20（2020.01）I;G06F30/30（2020.01）I;G06F119/12（2020.01）N;G06F115/12（2020.01）N | 分类 | 计算；推算；计数; |
| 发明人 | 梅燕;文颂;乔中帅 | 申请（专利权）人 | 延锋伟世通电子科技（上海）有限公司 |
| 代理机构 | 上海骁象知识产权代理有限公司 | 代理人 | 赵峰 |
| 地址 | 200233上海市徐汇区田林路192号1号楼201-27室 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 一种利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法，涉及电气线路板技术领域，所解决的是减少PCB板开发成本及开发时间的技术问题。该方法先采用仿真方法获取时钟信号及通讯数据的最大、最小飞行时长；并在控制器与DRAM通讯的读写周期，在时钟信号有效之后再延迟一段时间开始读取或发送通讯数据；再根据时钟信号及通讯数据的最大、最小飞行时长计算出DRAM通讯数据的最小建立时间、最小保持时间。本发明提供的方法，适用于PCB板的开发。 |
