一种快速引导申威处理器BIOS的方法
基本信息
| 申请号 | CN201610844501.7 | 申请日 | - |
| 公开（公告）号 | CN106354514B | 公开（公告）日 | 2019-06-25 |
| 申请公布号 | CN106354514B | 申请公布日 | 2019-06-25 |
| 分类号 | G06F9/4401（2018.01）I; G06F9/445（2018.01）I | 分类 | 计算；推算；计数; |
| 发明人 | 付朋; 钟龙平; 周鸿志; 王光勇; 吴东海; 罗祥华 | 申请（专利权）人 | 成都爱斯顿科技有限公司 |
| 代理机构 | 北京天奇智新知识产权代理有限公司 | 代理人 | 成都爱斯顿科技有限公司 |
| 地址 | 610000 四川省成都市武侯区一环路南一段47号川音大厦A座4楼6号 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了一种快速引导申威处理器BIOS的方法，通过FPGA实现，在FPGA中设计如下控制器：维护接口控制器、加载SROM控制器、写内存控制器、开机引导控制器、PCIE控制器、存储控制器，所述方法包括以下步骤：复位；初始化操作；查询初始化状态；加载SROM控制器启动；加载完SROM后，运行SROM，并等待SROM初始化内存；查询初始化内存状态；写内存控制器启动；加载完HMCODE和BIOS后，启动BIOS。本发明通过被动式加快引导申威处理器计算机的BIOS，简化了引导流程，提高了引导速度，简化了硬件电路，节约了硬件成本。 |
