一种基于重加密算法的FPGA虚拟IO片间互连数字电路
基本信息
| 申请号 | CN201510388804.8 | 申请日 | - |
| 公开（公告）号 | CN105119715B | 公开（公告）日 | 2018-04-03 |
| 申请公布号 | CN105119715B | 申请公布日 | 2018-04-03 |
| 分类号 | H04L9/06 | 分类 | 电通信技术; |
| 发明人 | 宋宇鲲;杨滔;张多利;耿罗锋;陈迎春 | 申请（专利权）人 | 合肥海本蓝科技有限公司 |
| 代理机构 | 安徽省合肥新安专利代理有限责任公司 | 代理人 | 陆丽莉;何梅生 |
| 地址 | 230009 安徽省合肥市包河区屯溪路193号 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了一种基于重加密算法的FPGA虚拟IO片间互连数字电路，其特征是包括：发送端数字电路、接收端数字电路和时钟生成模块；发送端数字电路包括明文数据生成逻辑、第一异步FIFO、头同步LFSR加密模块、第二异步FIFO、AES加密模块、并串转换模块、串行器和OBUFDS模块；接收端数字电路包括解串器、IBUFGDS模块、串并转换模块、第三异步FIFO写控制逻辑、第三异步FIFO、AES解密模块、第四异步FIFO、头同步LFSR解密模块和明文数据接收逻辑。本发明通过稳定有效的重加密算法，实现对FPGA虚拟IO片间互连数据传输过程中的加解密。 |
