一种DDR3 PHY SSTL15输出驱动电路
基本信息
| 申请号 | CN201410589755.X | 申请日 | - |
| 公开（公告）号 | CN104333369B | 公开（公告）日 | 2017-08-29 |
| 申请公布号 | CN104333369B | 申请公布日 | 2017-08-29 |
| 分类号 | H03K19/094(2006.01)I;H03K19/20(2006.01)I | 分类 | 基本电子电路; |
| 发明人 | 李楠;田学红;李仕胜;李仕炽;张海霞;董晓军 | 申请（专利权）人 | 北京芯诣世纪科技有限公司 |
| 代理机构 | 北京德琦知识产权代理有限公司 | 代理人 | 北京芯诣世纪科技有限公司 |
| 地址 | 100085 北京市海淀区学清路9号汇智大厦B307 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明提供了一种DDR3 PHY SSTL15输出驱动电路，所述输出驱动电路包括：至少一个输出模块，各个所述输出模块并行连接；其中，每个所述输出模块包括：前驱动电路和后驱动电路；前驱动电路包括：六个非门、四个与非门、两个多选一电路、n个第一输出转换电路和n个第二输出转换电路，后驱动电路包括：n个NMOS组、n个PMOS组和两个二极管。本发明提供的DDR3 PHY SSTL15输出驱动电路实现了能够输出DDR3 PHY SSTL15的待发送数据。并且能够分别处于发送状态和接收状态，处于发送状态时通过前驱动电路输出待发送数据，处于接收状态时后驱动电路输出高阻状态用于阻抗匹配。 |
