一种DRAM列选择驱动电路及其降低漏电的方法
基本信息
| 申请号 | CN201910508450.4 | 申请日 | - |
| 公开（公告）号 | CN110211615A | 公开（公告）日 | 2019-09-06 |
| 申请公布号 | CN110211615A | 申请公布日 | 2019-09-06 |
| 分类号 | G11C11/4094（2006.01）I; G11C11/4074（2006.01）I; G11C11/4078（2006.01）I | 分类 | 信息存储; |
| 发明人 | 杜艳强; 吴君; 张学渊; 朱光伟 | 申请（专利权）人 | 苏州汇峰微电子有限公司 |
| 代理机构 | 苏州广恒知识产权代理事务所（普通合伙） | 代理人 | 苏州汇峰微电子有限公司 |
| 地址 | 215000 江苏省苏州市苏州工业园区金鸡湖大道1355号国际科技园三期9楼A3–A6 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了一种DRAM列选择驱动电路，包括列选择驱动模块和电源控制模块，所述的电源控制模块的输出与多个所述的列选择驱动模块的电源输入相连，其中，所述的列选择驱动模块包括相连接的列地址选择电路和输出驱动电路。通过上述方式，本发明提供的DRAM列选择驱动电路及其降低漏电的方法，电路结构简单，设计合理，能够有效地降低DRAM列选择驱动电路在待机模式下的漏电，通过控制待机模式下的输出驱动电路的第一电源电压vss_col和第二电源电压vdd_col，来消除输出驱动电路里的晶体管的源漏两端的跨压，从而达到降低其漏电电流的目的。 |
