一种DRAM全局字线驱动电路
基本信息
| 申请号 | CN201920881743.2 | 申请日 | - |
| 公开（公告）号 | CN209747134U | 公开（公告）日 | 2019-12-06 |
| 申请公布号 | CN209747134U | 申请公布日 | 2019-12-06 |
| 分类号 | G11C11/408（2006.01） | 分类 | 信息存储; |
| 发明人 | 杜艳强; 吴君; 张学渊; 朱光伟 | 申请（专利权）人 | 苏州汇峰微电子有限公司 |
| 代理机构 | 苏州广正知识产权代理有限公司 | 代理人 | 苏州汇峰微电子有限公司 |
| 地址 | 215000 江苏省苏州市苏州工业园区金鸡湖大道1355号国际科技园三期9楼A3–A6 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本实用新型公开了一种DRAM全局字线驱动电路，包括全局字线驱动模块和电源切换模块，所述的电源切换模块的输出与多个所述的全局字线驱动模块的电源输入相连，其中，所述的全局字线驱动模块包括依次连接用于驱动全局字线的地址选择下拉电路、预充电锁存电路和全局字线输出驱动电路。通过上述方式，本实用新型提供的DRAM全局字线驱动电路，结构简单，设计合理，能够有效地降低DRAM全局字线驱动电路在待机模式下的漏电，通过降低待机模式下的全局字线驱动电路的电源电压，来减小其晶体管源漏两端跨压，增大PMOS晶体管的阈值电压的绝对值，从而达到减小其漏电电流的目的。 |
