记忆体测试阵列
基本信息
| 申请号 | PCT/CN2019/113227 | 申请日 | - |
| 公开（公告）号 | WO2021077388A1 | 公开（公告）日 | 2021-04-29 |
| 申请公布号 | WO2021077388A1 | 申请公布日 | 2021-04-29 |
| 分类号 | G11C29/56 | 分类 | 信息存储; |
| 发明人 | LIU, CHUN-CHIH;刘峻志;LIAO, YU-CHENG;廖昱程;CHIU, HUNG-YU;邱泓瑜;LEE, YI-CHENG;李宜政 | 申请（专利权）人 | 江苏时代芯存半导体有限公司 |
| 代理机构 | - | 代理人 | LECOME INTELLECTUAL PROPERTY AGENT LTD.;北京律诚同业知识产权代理有限公司 |
| 地址 | No. 601, East Changjiang Road, Huaiyin District, Huai'an,Jiangsu 223300 CN | ||
| 法律状态 | - | ||
摘要
| 摘要 | 一种记忆体测试阵列包含第一记忆体元件阵列、第二记忆体元件阵列以及多个共用导电垫。第一记忆体元件阵列包含多条第一位元线、多条第一字线、多个第一晶体管。多个第一晶体管各包含第一源/漏极及第一栅极。第一晶体管的第一栅极的至少二者具有不同的长度。第二记忆体元件阵列与第一记忆体元件阵列相邻。第二记忆体元件阵列包含多条第二位元线、多条第二字线以及多个第二晶体管。共用导电垫各具有第一端及第二端；第一端电性连接于第一位元线且第二端电性连接于第二位元线，或者第一端电性连接于第一字线且第二端电性连接于第二字线。本揭示内容的记忆体测试阵列可以有效节省记忆体测试晶片的面积。 |
