智能处理器装置与降低存储器带宽的方法
基本信息
| 申请号 | CN202111433001.1 | 申请日 | - |
| 公开（公告）号 | CN114118395A | 公开（公告）日 | 2022-03-01 |
| 申请公布号 | CN114118395A | 申请公布日 | 2022-03-01 |
| 分类号 | G06N3/063（2006.01）I;G06N3/04（2006.01）I;G06F3/06（2006.01）I | 分类 | 计算；推算；计数; |
| 发明人 | 何虎;周世杰 | 申请（专利权）人 | 锐宸微（上海）科技有限公司 |
| 代理机构 | 深圳紫藤知识产权代理有限公司 | 代理人 | 尚丹 |
| 地址 | 201206上海市自由贸易试验区临港新片区环湖西二路888号C楼 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本申请实施例公开了一种智能处理器装置与降低存储器带宽的方法。该智能处理器装置包含第一与第二存储器、存储器管理电路与卷积运算电路。存储器管理电路自外部存储器转移输入数据至第一存储器。卷积运算电路自第一存储器读取输入数据，并执行多级运算以产生多个特征图数据。在产生第一特征图数据中的第一区块数据后，存储器管理电路储存第一区块数据至第二存储器。当所储存的第一区块数据的数据量满足默认数值时，存储器管理电路自第二存储器转移第一区块数据至第一存储器，且卷积运算电路自第一存储器读取第一区块数据，并据以执行第二级运算以产生第二特征图数据的第二区块数据。 |
