一种FPGA片间高位宽数据传输的方法及装置
基本信息
| 申请号 | CN201710725378.1 | 申请日 | - |
| 公开（公告）号 | CN109426636B | 公开（公告）日 | 2021-10-01 |
| 申请公布号 | CN109426636B | 申请公布日 | 2021-10-01 |
| 分类号 | G06F13/40（2006.01）I | 分类 | 计算；推算；计数; |
| 发明人 | 冯晓海;盛武斌;徐宏毅 | 申请（专利权）人 | 深圳市中兴微电子技术有限公司 |
| 代理机构 | 北京天昊联合知识产权代理有限公司 | 代理人 | 姜春咸;冯建基 |
| 地址 | 518055广东省深圳市南山区西丽街道留仙大道中兴工业园 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本文公布了一种FPGA片间高位宽数据传输的方法及装置，包括：将第一片FPGA中待发送的并行数据与控制码字打包组成数据子帧并写入TX_RAM阵列中，所述TX_RAM阵列中的TX_RAM行数与当前SERDES的线速率、PCS接口数据位宽相匹配；将所述TX_RAM阵列中的数据子帧以列为单位按照TDM方式分时按行顺序输出；通过BIP处理将所述按行顺序输出的数据中控制码字更换为上一子帧的BIP校验码字；将所述BIP处理后的数据送入SERDES，以便SERDES并串转换之后送到第二片FPGA。本申请至少能够通过同一组帧装置适用多种SERDES线速率。 |
