一种基于非极大值抑制算法的FPGA加速方法
基本信息
| 申请号 | CN202110017657.9 | 申请日 | - |
| 公开（公告）号 | CN112749011A | 公开（公告）日 | 2021-05-04 |
| 申请公布号 | CN112749011A | 申请公布日 | 2021-05-04 |
| 分类号 | G06F9/50;G06F5/06;G06F15/78 | 分类 | 计算；推算；计数; |
| 发明人 | 杨晓成 | 申请（专利权）人 | 上海雪湖科技有限公司 |
| 代理机构 | 上海浙晟知识产权代理事务所（普通合伙） | 代理人 | 杨小双 |
| 地址 | 200050 上海市长宁区长宁路999号6楼6275室 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明涉及到点云网络技术领域，尤其涉及到一种基于非极大值抑制算法的FPGA加速方法，采用该发明的加速方案，在整个闭环过程中可以实现对任务进行分层处理，由于不同层级之间计算互不干扰，有序执行而且因为FPGA的资源可配置性高，而且采用并行流水计算的方式，相比CPU更为适合来处理这种堵塞的闭环算法，提高了整个NMS算法的输出帧率，在较少资源的使用的同时达到了很高的计算效率。 |
