首页/ 澜至科技（上海）有限公司/ 专利详情

一种参考时钟信号注入锁相环电路及消除失调方法

基本信息

申请号 CN201911310040.5 申请日 -
公开（公告）号 CN112994687A 公开（公告）日 2021-06-18
申请公布号 CN112994687A 申请公布日 2021-06-18
分类号 H03L7/089 分类 基本电子电路;
发明人 史明甫;冯珅;吴顺方;许俊;蔡新午 申请（专利权）人 澜至科技（上海）有限公司
代理机构 上海光华专利事务所（普通合伙） 代理人 徐秋平
地址 201801 上海市嘉定区云谷路599弄6号620室J250
法律状态 -

摘要

摘要 本发明提供一种参考时钟信号注入锁相环电路及消除失调方法，包括第一脉冲生成器、第二脉冲生成器、状态机、脉冲选择放大电路、压控延迟线、零失配鉴相器和滤波器，组成失调消除环路、锁相环路、压控振荡环路和注入锁相环路；状态机断开锁相环路和压控振荡环路，启用失调消除环路以采用第一脉冲生成器的信号来校正零失配鉴相器；状态机启用锁相环路和压控振荡环路，用校正后的零失配鉴相器来锁定第二脉冲生成器的信号；状态机将所述锁相环路切换到所述注入锁相环路，启用注入锁相环路，用于注入第一脉冲生成器的第一脉冲信号。本发明的参考时钟信号注入锁相环电路及消除失调方法解决了参考时钟信号注入环路的相位失配问题。