针对多裸片FPGA的基于时钟域的网表分割方法
基本信息
| 申请号 | CN202110428926.0 | 申请日 | - |
| 公开（公告）号 | CN113128150A | 公开（公告）日 | 2021-07-16 |
| 申请公布号 | CN113128150A | 申请公布日 | 2021-07-16 |
| 分类号 | G06F30/347（2020.01）I | 分类 | 计算；推算；计数; |
| 发明人 | 杜学军;惠锋;虞健;董志丹;刘佩 | 申请（专利权）人 | 无锡中微亿芯有限公司 |
| 代理机构 | 无锡华源专利商标事务所（普通合伙） | 代理人 | 过顾佳;聂启新 |
| 地址 | 214000江苏省无锡市建筑西路777号B1幢2层 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了一种针对多裸片FPGA的基于时钟域的网表分割方法，涉及FPGA技术领域，该方法根据用户输入网表中各个实例模块的信号连接关系确定各个实例模块所属的时钟域,根据预定算法确定各个时钟域所对应的子网表，并将每个时钟域内的所有实例模块分配到对应的子网表中，由此分割得到每个FPGA裸片对应的子网表可以把同一个时钟域的实例模块尽量分配在同一个子网表，从而可以有效减少关键路径跨FPGA裸片的情况，从而降低信号时延，使得多裸片FPGA的工作性能更优，提升多裸片FPGA实现的速度。 |
