基于时序的多裸片FPGA的网表分割方法
基本信息
| 申请号 | CN202110429301.6 | 申请日 | - |
| 公开（公告）号 | CN113128152A | 公开（公告）日 | 2021-07-16 |
| 申请公布号 | CN113128152A | 申请公布日 | 2021-07-16 |
| 分类号 | G06F30/347 | 分类 | 计算；推算；计数; |
| 发明人 | 杜学军;惠锋;虞健;刘佩;董志丹 | 申请（专利权）人 | 无锡中微亿芯有限公司 |
| 代理机构 | 无锡华源专利商标事务所（普通合伙） | 代理人 | 过顾佳;聂启新 |
| 地址 | 214000 江苏省无锡市建筑西路777号B1幢2层 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了一种基于时序的多裸片FPGA的网表分割方法，涉及FPGA技术领域，该方法在对用户输入网表分割得到初始分配结果后，根据各个待优化节点在当前分配结果下的时序代价值从大到小的顺序依次遍历，并根据与其存在直接连接关系的相邻节点的分配结果之间的关系确定将待优化节点重新分配到其他各个子网表后的时序代价值，并调整各个待优化节点的分配结果使其分配到时序代价值最小的子网表中，以此循环更新得到各个子网表，该方法可以减少分割得到的子网表之间的跨子网表次数，尤其减少关键路径的跨子网表次数，进而减少关键路径时延，优化设计的时序，提升整体设计的速度。 |
