一种多阻态非易失存储器件及其布尔逻辑实现方法
基本信息
申请号 | CN202210167285.2 | 申请日 | - |
公开(公告)号 | CN114694712A | 公开(公告)日 | 2022-07-01 |
申请公布号 | CN114694712A | 申请公布日 | 2022-07-01 |
分类号 | G11C13/00(2006.01)I;G11C16/08(2006.01)I;G11C16/24(2006.01)I | 分类 | 信息存储; |
发明人 | 郑加;蔡道林;宋志棠 | 申请(专利权)人 | 中国科学院上海微系统与信息技术研究所 |
代理机构 | 上海泰博知识产权代理有限公司 | 代理人 | - |
地址 | 200050上海市长宁区长宁路865号 | ||
法律状态 | - |
摘要
摘要 | 本发明涉及一种多阻态非易失存储器件及其布尔逻辑实现方法,阻态非易失存储器件包括多阻态存储单元、选通单元、字线和位线,所述选通单元包括漏端、源端和栅端,所述选通单元的栅端和字线连接、源端接地,所述多阻态存储单元的一端和选通单元的漏端连接、另一端和位线连接;所述位线用于输入控制信号B来决定多阻态存储单元执行与、或、异或逻辑运算,所述字线用于输入二值信号W来控制选通单元的打开或关闭。本发明无需预先配置多阻态存储单元状态,具有多级输入、可并行以及可级联操作的特点,有望用于神经形态器件突触的权值更新和高通量存储器存内计算的实现。 |
