基于时间域的存内乘法电路和基于时间域的存内乘加电路
基本信息
| 申请号 | CN202110821811.8 | 申请日 | - |
| 公开（公告）号 | CN113268220A | 公开（公告）日 | 2021-08-17 |
| 申请公布号 | CN113268220A | 申请公布日 | 2021-08-17 |
| 分类号 | G06F7/544 | 分类 | 计算；推算；计数; |
| 发明人 | 常亮;杨思琪;司鑫;沈朝晖;陈亮;吴强 | 申请（专利权）人 | 南京后摩智能科技有限公司 |
| 代理机构 | 北京思源智汇知识产权代理有限公司 | 代理人 | 毛丽琴 |
| 地址 | 210046 江苏省南京市栖霞区经济技术开发区兴智路6号兴智科技园C栋第18层1807室 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本公开实施例公开了一种基于时间域的存内乘法电路和基于时间域的存内乘加电路、芯片、计算装置，其中，该存内乘法电路包括：第一预设数量个数据存储单元、数据输入接口、脉冲输入接口、脉冲输出接口、第二预设数量个延迟单元和第二预设数量个延迟控制单元，各个延迟单元串行连接；延迟控制单元的两个输入端口分别连接数据输入接口和对应的数据存储单元，延迟控制单元的输出端口连接对应的延迟单元；延迟单元用于根据对应的延迟控制单元输出的数值，确定是否开启脉宽调整；第二预设数量个延迟单元中排在首位和末位的延迟单元分别与脉冲输入接口和脉冲输出接口连接。本公开实施例降低了存内计算电路的功耗，提高了存内计算电路的集成度。 |
