ASIC存储器自动转FPGA的IP核的方法及可读介质
基本信息
申请号 | CN202010504751.2 | 申请日 | - |
公开(公告)号 | CN111814416A | 公开(公告)日 | 2020-10-23 |
申请公布号 | CN111814416A | 申请公布日 | 2020-10-23 |
分类号 | G06F30/34(2020.01)I | 分类 | 计算;推算;计数; |
发明人 | 王书浩 | 申请(专利权)人 | 上海赛昉科技有限公司 |
代理机构 | 上海邦德专利代理事务所(普通合伙) | 代理人 | 上海赛昉科技有限公司 |
地址 | 201203上海市浦东新区中国(上海)自由贸易试验区盛夏路61弄张润大厦2号电梯楼层5层(实际楼层4层)02室 | ||
法律状态 | - |
摘要
摘要 | 本发明涉及集成电路技术领域,具体涉及一种ASIC存储器自动转FPGA的IP核的方法及可读介质,本发明针对ASIC带bist的memroy进行处理的,由于FPGA的特殊工艺,没有ASIC中带特殊bist的memory那么灵活,该发明运用python进行文本处理,对特殊要求的memory进行拼接转换,合理的解决了这个问题,可以生成FPGA原型验证所以需要的IP中的dcp,stub,xci文件,对后续FPGA的原型综合,布局布线都有很重要的帮助,对整个FPGA原型验证起到了很重要的帮助。本发明可以自动根据ASIC的memory大小,来自动生成FPGA的bram和dram,并且能够生成emulator的memory模型,而且能够自动产生仿真文件,对生成的memory进行自检。可以更快速,更智能进行原型验证。同时可以更好的进行FPGA的时序收敛。 |
