一种降低MOSFET衬底电阻的制作方法及其器件
基本信息
| 申请号 | CN202110951154.9 | 申请日 | - |
| 公开（公告）号 | CN113707549A | 公开（公告）日 | 2021-11-26 |
| 申请公布号 | CN113707549A | 申请公布日 | 2021-11-26 |
| 分类号 | H01L21/28（2006.01）I;H01L21/336（2006.01）I;H01L29/417（2006.01）I;H01L29/78（2006.01）I | 分类 | 基本电气元件; |
| 发明人 | 何昌 | 申请（专利权）人 | 深圳市美浦森半导体有限公司 |
| 代理机构 | 东莞市卓易专利代理事务所（普通合伙） | 代理人 | 王再兴 |
| 地址 | 518000广东省深圳市南山区招商街道水湾社区太子路22号金融中心大厦1601 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明涉及一种降低MOSFET衬底电阻的制作方法及其器件，提供一半导体衬底，所述衬底上设有外延片，在所述外延片上进行沟槽刻蚀形成第一沟槽；在所述外延片及第一沟槽内表面生长一层栅极氧化层，并在栅极氧化层上表面沉积一绝缘介质层；通过淀积向所述第一沟槽内填充多晶硅后，再进行回刻；采用离子注入工艺注入离子后退火；在所述衬底背面进行沟槽刻蚀，形成第二沟槽；在所述衬底背面及第二沟槽内沉积背面金属层；通过在MOSFET增加了一步背面沟槽刻蚀工艺，形成第二沟槽，并在衬底背面及第二沟槽内沉积背面金属层，使得芯片衬底厚度保持不变的情况下，降低芯片衬底电阻，从而降低器件的导通电阻，工艺简单、成本低。 |
