CacheRAM与RetentionRAM数据交换控制器及实现方法

基本信息

申请号 CN202011269917.3 申请日 -
公开(公告)号 CN112527697A 公开(公告)日 2021-03-19
申请公布号 CN112527697A 申请公布日 2021-03-19
分类号 G06F12/0831(2016.01)I;G06F3/06(2006.01)I 分类 计算;推算;计数;
发明人 卢鼎 申请(专利权)人 大唐半导体科技有限公司
代理机构 北京慕达星云知识产权代理事务所(特殊普通合伙) 代理人 曹鹏飞
地址 100089北京市海淀区西北旺镇永嘉北路6号大唐半导体
法律状态 -

摘要

摘要 本发明公开了一种Cache RAM与Retention RAM数据交换控制器及实现方法,该数据交换控制器设于Cache RAM与Retention RAM之间,包括主控制状态机、数据搬运过滤判断模块、缓存模块、存储访问端口控制模块、寄存器文件、RAM端口以及接口模块。该数据交换控制器通过数据搬运过滤判断模块对预搬运的数据进行过滤,只搬运有效数据,减少了搬运次数,加速了数据交换过程,节约了系统带宽和功耗,通过RAM端口的设置,可以直接将数据从一个RAM搬运到另一个RAM中,无需特别复杂的数据包转换,高效简洁,该数据交换控制器结构简单,占用资源少,应用于系统睡眠唤醒场景时,节省传输带宽,加速上下电过程,提升了用户体验。