一种PCB线路板干膜层压塞孔方法

基本信息

申请号 CN201811652439.7 申请日 -
公开(公告)号 CN111385972A 公开(公告)日 2020-07-07
申请公布号 CN111385972A 申请公布日 2020-07-07
分类号 H05K3/00(2006.01)I 分类 其他类目不包含的电技术;
发明人 黄孟良;喻智坚 申请(专利权)人 长沙牧泰莱电路技术有限公司
代理机构 - 代理人 -
地址 410000湖南省长沙市长沙经济技术开发区螺丝塘路15号
法律状态 -

摘要

摘要 本发明公开了一种PCB线路板干膜层压塞孔方法,包括如下步骤:在PCB板上加工出盘中孔并进行沉铜加厚;在PCB板表面贴上一层干膜;对PCB板进行盘中孔曝光,曝光后通过显影设备进行显影后检验PCB板板面曝光效果;对检验合格PCB板进行化学清洗并进行层压工序完成塞孔加工;剥离PCB板板面表层的PP及PP外覆盖半盎司铜箔,锣除板边流胶;通过褪洗槽将PCB板板面干膜浸泡冲洗去除;打磨去除PCB板盘中孔高出板面的树脂;将打磨完成的PCB板送入检测房检验PCB板板面平整度。本发明采用干膜层压塞孔代替传统离型膜层压塞孔,相较于离型膜层压塞孔减少了离型膜钻孔、棕化、铆离型膜等工序,从而减少了更多物料成本以及加工时间,成本更低,耗时更短。