TD-SCDMA/3G/4G终端多径接收合并器
基本信息
| 申请号 | CN200610155273.9 | 申请日 | - |
| 公开（公告）号 | CN101127973B | 公开（公告）日 | 2011-11-02 |
| 申请公布号 | CN101127973B | 申请公布日 | 2011-11-02 |
| 分类号 | H04B1/7115(2011.01)I;H04L25/03(2006.01)I | 分类 | 电通信技术; |
| 发明人 | 李飞波;许雪琦 | 申请（专利权）人 | 浙江宏锦通信集团有限公司 |
| 代理机构 | 杭州中平专利事务所有限公司 | 代理人 | 翟中平 |
| 地址 | 310012 浙江省杭州市西斗门路18号浙江华立通信集团有限公司 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本申请提出一种技术领先的TD-SCDMA及第三代、第四代移动通信(4G)终端的多径接收合并器，负责接收来自多径信号接收机输出的(I/Q)符号流(含通信信息)，将多径接收的(I/Q)符号流有效地合并成单路(I/Q)符号流，用于进一步完成基带解调。该多径接收合并器是基带接收机的重要组成部分，基带接收机主定时器为多径接收合并器提供系统同步定时信号。该多径接收合并器使用1个环形FIFO缓存器，作为数据存储器RAM，用于保存从各个接收路径收到的新符号，以及保存对从各路径接收到的符号的合并结果。该多径接收合并器根据来自主定时器的新(I/Q)符号指示，对接收的每一个新符号进行计数，从而获得多径接收合并器当前要输出的I/Q符号在上述数据存储器RAM中的位置。主定时器所指示的当前符号写入多径接收合并器的数据存储器RAM的地址位置，与多径接收合并器从数据存储器RAM中取当前输出的I/Q符号的地址位置，二者之间的偏移量取一个固定值，是多径按收合并器所允许的最大路径迟延，也是多径接收合并器所引入的解调时间迟延。来自接收路径的数据所写入数据存储器RAM的地址是各接收路径发送来的符号的下标、主定时器指示的当前收到的符号的下标、多径接收合并器读数据存储器RAM的指针、多径接收合并器所允许的最大路径迟延的函数。 |
