基于深度学习的目标检测算法的硬件架构及其执行方法
基本信息
| 申请号 | CN201710286763.0 | 申请日 | - |
| 公开（公告）号 | CN108804973A | 公开（公告）日 | 2018-11-13 |
| 申请公布号 | CN108804973A | 申请公布日 | 2018-11-13 |
| 分类号 | G06K9/00;G06N99/00 | 分类 | 计算；推算；计数; |
| 发明人 | 牛昕宇 | 申请（专利权）人 | 上海鲲云信息科技有限公司 |
| 代理机构 | 上海光华专利事务所（普通合伙） | 代理人 | 上海鲲云信息科技有限公司;深圳鲲云信息科技有限公司 |
| 地址 | 201203 上海市浦东新区中国(上海)自由贸易试验区祖冲之路2305号B栋502室 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明提供一种基于深度学习的目标检测算法的硬件架构及其执行方法，包括设置在FPGA上的输入缓存器、行缓存器、寄存器矩阵、卷积计算核、输出缓存器和全连接计算核；输入缓存器用于缓存基于深度学习的目标检测算法的输入层的数据；行缓存器包括k个存储单元，用于缓存k行输入缓存器的输出数据；所述寄存器矩阵包括k*k个寄存器；卷积计算核用于根据每个时钟周期所述寄存器矩阵输出的k*k个寄存器数据进行卷积计算；输出缓存器用于存储所述卷积计算核的输出结果；全连接计算核用于计算得到目标检测的最终结果。本发明的基于深度学习的目标检测算法的硬件架构及其执行方法能够在FPGA硬件架构下，实现基于深度学习的目标检测算法的实时计算。 |
